'황의 법칙'의 변신, 그리고 한계

매년 메모리 반도체의 집적도가 2배씩 증가한다는 삼성전자 (55,000원 ▼2,000 -3.51%)의 메모리신성장론(일명 황의 법칙)이 지난 23일 또다시 입증된 가운데, 황의 법칙을 이어가기 위한 변신 과정이 주목받고 있다.

이같은 변신은 기술진화에 대한 어려움을 극복하는 방법을 찾는데서 온 것으로, 향후 황의 법칙으로 불리는 메모리신성장론이 언제까지 가능할지를 가늠하는 잣대여서 주목된다.


◆메모리 신성장론 두번째 변신=지난 1999년 256Mb 낸드플래시 개발 이후 올해까지 삼성전자는 8년 동안 낸드플래시의 집적도를 2배씩 끌어올렸다.

황창규 사장이 지난 2002년 국제고체반도체회로학회(ISSCC)에서 메모리신성장론을 발표하면서 일명 '황의 법칙'으로 불린 메모리 집적도의 진화는 8년동안 성장해오면서 올해까지 두번의 큰 변신을 했다.

덴시티 더블링(Density Doubling: 집적도를 두배 높이는 작업)의 어려움으로 지난 2004년 60나노미터 선폭의 8기가비트(Gb) 낸드플래시를 개발할 당시 SLC(Single Level Cell: 한셀에 1비트의 데이터를 저장) 방식에서 2005년 50나노 16Gb 낸드플래시로 진화할 때 MLC(Multi Level Cell)로 전환했다.


구성되는 트랜지스터의 수(집적도)는 같지만, 저장되는 데이터의 용량은 두배로 늘어난 것이다. 일인용 경주용 자전거에서 이인용 짐 자전거로 갈아탄 것이다. MLC는 SLC에 비해 데이터의 읽기와 쓰기 속도가 다소 느리다.

이같은 변신 이후 올해에는 자가정렬이중패턴기술(SaDPT: Self-aligned Double Patterning Technology)로의 변신을 추구했다. 이번에는 다시 MLC에서 SLC로 전환했지만 기본적으로는 60나노 회로 기술을 통해 30나노 패턴을 구현한 것이다.

한 셀을 구성하는 데 두번의 포토공정을 하는 DPT 기술은 높은 기술 난이도와 고비용으로 인해 아직 연구단계에 있고, 한번의 포토공정을 하는 변형된 DPT는 기술적 단점을 갖고 있었다.

변형DPT는 직선으로 구성된 회로의 패턴을 형성하는데는 문제가 없으나, 곡선형태의 회로 패터닝에는 어려움을 보이고 있다.

따라서 낸드플래시의 게이트라인 등 직선형 설계의 반도체 제조 공정에는 사용할 수 있지만, 곡선 설계가 들어간 복잡한 회로의 반도체를 만드는 데는 쓸 수가 없다는 게 반도체 업계 전문가들의 분석이다.

업계의 한 전문가는 "변형된 DPT 기술의 단점 때문에 궁극적으로는 풀DPT를 하든지, 다른 방향으로 기술진화가 이루어져야 한다"고 말했다.

이에 대해 삼성전자 관계자는 "일정부분은 맞는 얘기다"며 "삼성전자는 변형된 DPT의 이런 단점이 있는 것을 알고 이번에 곡선형태의 회로를 직선으로 펴는 방식의 독창적인 회로 설계로 변경해 기술적 난점을 극복했다"고 설명했다. 두번째 변신에 성공한 것이다.

◆20나노 기술적 한계, 내년까지=이런 변신이 언제까지 가능할지가 업계와 학계의 관심사다. 삼성전자는 이번에 개발한 SaDPT 기술로 향후 20나노까지 가능하다고 밝혔다. 하지만 그 이후에 대해서는 예단하기 어렵다는 게 중론이다.

황의 법칙이 영속되지 못할 것이라는 데는 크게 두가지 이유가 있다. 이는 황 사장의 개인적인 능력이나 삼성전자 반도체총괄의 개별 능력과는 별개의 문제다.

첫번째는 현실적 한계다.
반도체나 LCD 공정에서의 핵심 장비인 노광기의 차세대 버전 개발이 늦어지고 있다. 현재 ArF(플루오린 아르곤) 광원을 사용하던 노광기에서 차세대 버전인 극자외선(EUV)를 사용하는 노광기를 개발하는데는 아직도 2-3년 이상이 걸릴 전망이다.

따라서 현재 할 수 있는 기술로 최대한 가능한 것이 ArF 광원의 노광기의 중간에 물을 투입해서 하는 이머젼 리소그라피(액침노광)를 사용할 전망이다. 삼성전자는 이 액침 노광기로 가능한 수준인 40나노 공정에다가 SaDPT 기술을 적용해 20나노 기술까지 개발이 가능하다고 판단하고 있다.

두번째는 물리적 한계다.
반도체 회로가 미세해질수록 전류 누설의 문제에 봉착한다. 회로선폭이 20나노 이하로 내려가면 휴지에 물을 담았을 때 물이 아래로 새는 것처럼 전자가 벽을 지나 그냥 통과하는 문제가 발생하게 된다.

이를 양자터널링 현상이라고 하는데 회로 선폭이 원자 몇 개 수준으로 얇아지면서 양자 터널링 현상(전자가 부도체의 벽을 그냥 통과하는 현상) 등이 생겨 트랜지스터의 동작이 제대로 되지 않는 상황이 발생하게 된다.

반도체를 제조하는 데 신물질이 필요한 이유가 여기에 있다. 이같은 신물질들(하이-k 물질)은 현재 업계에서 연구단계에 있다.

따라서 덴시티 더블링이 가능하려면 미세공정의 진화가 필수적인데 이같은 난제들로 황의 법칙이 영속성을 이어가기는 쉽지 않을 전망이다. 그렇다고 당장 법칙의 종언을 고하기는 이르다는 게 전문가들의 시각이다.

SLC에서 MLC로 전환했듯이 현재 한셀에 2비트를 저장하는 MLC를 x3(한셀에 3비트), x4(한셀에 4비트 저장) 기술 개발을 통해 황의 법칙을 이어갈 것으로 보인다.

다만 그 여정은 그동안 지나온 길보다 훨씬 어려울 것이라는 게 반도체 업계의 중론이다.